面向新一代电子电气架构的J9平台
智芯J9体系深度协同国内外高算力SoC与安全MCU微控制器，提供涵盖AUTOSAR基础软件、微内核实时操作系统、硬件抽象层BSP以及高安全虚拟化隔离组件的一站式底层技术底座。我们通过极致的软硬件解耦与工业级确定性时延控制，助力整车厂及零部件供应商缩短开发周期，保障智能驾驶、智能座舱与底盘控制系统在极限车规工况下的安全稳定运行。
实时运行核心指标
针对异构多核架构优化的微内核引擎，可在低功耗约束下持续保持工业确定性调度能力。
车规级软件模块阶梯授权体系
从芯片样片点亮、原型台架搭建到整车SOP量产交付，我们提供灵活透明的J9授权分阶方案，支持源码级交付与定制化合规包按需扩展。
面向芯片原厂验证、高校及车规预研团队，快速拉通多核启动与基础外设驱动栈。
- • 标准版车规级 BSP 基础驱动包
- • 单核 RTOS 实时内核与调试工具
- • CAN-FD / LIN 驱动协议栈演示代码
- • 社区工单与在线文档支持（工作日响应）
面向汽车 Tier 1 及部件供应商，满足全功能域控制器集成与车规代码审计验收。
- • 完整 AUTOSAR CP/AP 商业基础协议栈
- • ISO 26262 ASIL-D 功能安全认证代码包
- • 车规级 Ethernet SOME/IP 与 DoIP 模块
- • 专属 FAE 现场技术支持与量产辅导
面向主机厂与新型中央计算单元研发，提供全套底层源码与高安全微隔离虚拟化底座。
- • 操作系统微内核与底层驱动全量开放源码
- • 多系统硬件微隔离虚拟化 Hypervisor 引擎
- • 深度协同芯片指令级微架构性能调优
- • ASPICE L3 流程协同审计与专人驻场支持
J9平台核心套件技术指标
基于严苛车规标准构建的软件分层能力，覆盖车身控制、智能底盘到高性能高算力域控制器的多样化部署场景。
| 功能与技术维度 | 基础MCU固件驱动套件 | AUTOSAR CP基础软件平台 | 高性能SoC自适应操作系统栈 |
|---|---|---|---|
| 适用芯片硬件 | 32位车规微控制器（ARM Cortex-M/R, RISC-V） | 多核车规MCU（Cortex-R52, TriCore架构等） | 异构多核大算力SoC（Cortex-A78AE, NPU加速单元） |
| 安全认证等级 | ISO 26262 ASIL-B 适配 | ISO 26262 ASIL-D 全功能安全认证 | ASIL-D 隔离内核 + ASIL-B 业务计算环境 |
| 通信总线协议 | UART / SPI / I2C / CAN 2.0B | CAN-FD / LIN / FlexRay / 100BASE-T1 | 千兆车载以太网 / PCIe Gen4 / SOME/IP / DDS |
| 代码合规标准 | MISRA C:2012 基本集 | MISRA C:2012 严格集 + CERT C 安全标准 | MISRA C++:2008 / AUTOSAR C++14 / 内存安全隔离 |
| 冷启动时间 | < 35 ms 极速冷启动 | < 75 ms 节点总线激活 | < 280 ms 高性能微内核完全就绪 |
| OTA空中升级 | 支持 A/B 分区差分烧录 | UDS 诊断刷新 + 双银行备份回滚 | 整车级端到端安全加密差分云端协同升级 |
新芯片平台BSP迁移快速响应计划
针对新流片成功的车规微控制器与AI计算芯片，我们开放专门的快速集成通道。软件工程团队可在两周内完成微内核基础移植，并提供完整的AUTOSAR MCAL驱动参考工程与功能安全基线测试报告。
高集成度J9栈清单
标准化、模块化且高鲁棒性的底层软件模块，赋能整车各类电控单元与新型计算平台的快速规模化投产。
车规芯片软件标准化集成与测试五步法
建立从芯片硬件抽象、代码编译到整车台架标定的工业闭环，确保每一行代码均满足严苛的车载工况指标。
芯片选型与寄存器抽象
解析芯片硬件规格书与时钟树，针对特定多核架构构建高精度MCAL驱动，完成总线底层时序验证。
内核剪裁与微隔离配置
按ECU性能需求调优RTOS内核调度策略与MPU静态保护区间，严密隔离安全应用与非安全计算上下文。
协议栈集成与ARXML配置
导入整车通信矩阵DBC与ARXML文件，自动映射RTE运行时环境并打通CAN-FD、车载以太网通信链路。
静态分析与故障注入验证
严格运行MISRA C合规扫描，在硬件测试台架（HIL）上实施时钟漂移、总线断开与瞬态掉电等极限工况测试。
功能安全审计与量产发布
固化符合ISO 26262 ASIL-D的安全性案卷与测试覆盖率文档，正式下发具备防篡改签名的生产级固件。
构建零缺陷容忍的工业级底层代码体系
J9并非普通应用代码的简单向下延伸，而是整车电子电气系统的中枢神经。在高温、电磁干扰与高频总线突发的极端物理环境下，代码的微秒级抖动都可能影响动力系统的控制精度。
全静态内存分配与零动态泄漏
全线底层软件严格禁止动态内存分配，杜绝运行碎片化导致的系统溢出崩溃，保证百万公里运行无须重启。
指令级微调优与确定性执行周期
针对芯片流水线与缓存分支预测进行底层汇编优化，消除不可预测的时延尖峰，确保控制循环时间精准恒定。
J9在主流整车域控方案中的工程实践
深入智能底盘、整车区域控制器以及自动驾驶域控制器的严苛量产要求，实现软硬件的高效共生。
高性能线控制动域控制器芯片驱动集成
针对新型电子机械制动系统（EMB）对响应速度的苛刻诉求，我们为某主流Tier 1提供了微秒级硬实时RTOS与三核锁步MCU BSP驱动栈。通过对CAN-FD中断接收机制进行轻量化改写，系统端到端指令解析延迟由原先的12微秒降低至3.8微秒，完全满足线控底盘在极限避障工况下的高实时性指标。
中央网关与区域控制器多系统强隔离融合
在面向Zonal架构的整车区域控制器中，采用基于硬件辅助的微内核Hypervisor技术，将车身BCM功能、千兆以太网安全网关与OTA升级代理部署在同一多核SoC芯片上。利用硬件级MMU与内存微隔离技术，确保非安全娱乐数据突发时不占用车辆动力总线的计算资源，实现软硬件安全强解耦。
车规软件架构师与芯片原厂的技术评价
来自一线研发团队的真实技术反馈，验证我们的代码稳定性与高协同效率。
ISO 26262 ASIL-D
全生命周期功能安全流程认证与安全案例完备支撑
ASPICE Level 3
成熟规范的软件开发过程管理与严苛质量回溯追溯机制
ISO 21434 网络安全
芯片级安全启动Secure Boot、HSM驱动与加密通信深度防护
MISRA 代码规范
严格执行静态合规测试规则，确保车规代码的高鲁棒性与整洁度
J9技术演进与行业简报
持续跟踪软硬件协同设计、车规微内核优化以及高安全基础软件标准化新趋势。
技术发布：2026
基于RISC-V内核的车载底层驱动移植与能效实测
针对开源RISC-V架构在车身执行器MCU上的应用趋势，本文深入剖析了物理内存保护机制（PMP）的静态配置方案与中断向量跳转开销控制。
索取完整白皮书 →
行业动向：2026
大带宽车载以太网协议栈的零拷贝队列设计
随着智驾感知传感器数据激增，传统网络协议栈的CPU占用率持续走高。通过重构DMA环形缓冲区与零拷贝接收流，大幅减少系统中断开销。
索取完整白皮书 →
安全合规：2026
功能安全等级ASIL-D基础软件单元测试覆盖率实践
探讨在MC/DC（修订条件/判定覆盖）要求下，如何利用自动化测试工具链进行嵌入式静态分析与边界值注入，降低合规人工成本。
索取完整白皮书 →车规研发与软件架构常见问答
针对芯片适配周期、功能安全认证包完整性及源码交付范围的高频工程疑问提供严谨解答。
Q：J9如何保证在不同原厂MCU/SoC芯片之间的快速移植？
平台采用严格分层的模块化架构，将微控制器硬件抽象层（MCAL）与上层微内核RTOS及通信协议栈彻底解耦。针对新芯片架构，仅需替换寄存器映射定义与时钟树初始化逻辑，上层应用接口与AUTOSAR RTE调度机制保持完全一致，从而将新型计算芯片的原型拉通周期压缩至两周以内。
Q：交付的软件资产是否包含完整的 ISO 26262 功能安全案卷？
商用量产版与源码定制版均提供完备的安全案卷包（Safety Manual），涵盖软件安全需求规范（SSR）、FMEA/FTA失效模式分析报告、MC/DC单元测试覆盖率报告、静态代码规则合规证据及第三方权威机构认证证书，整车客户可直接将其整合至整车功能安全合规审计流程中。
Q：平台对 AUTOSAR Classic Platform 与 Adaptive Platform 的支持程度如何？
我们为车身域控制器与底盘MCU提供原生AUTOSAR CP 4.4.x基础协议栈，包括完整BswM、EcuM、Com与SecOC模块；同时面向智驾与中央计算大算力SoC提供自适应AUTOSAR AP环境，支持基于POSIX标准的执行管理、状态管理与ARA通信中间件，实现跨域控制器的高效协同。
Q：量产项目交付后提供哪些维度的工程技术支持？
我们组建具备丰富整车SOP经验的专属现场应用工程师（FAE）小组，提供包括板级支持包联调、诊断栈标定、总线压力测试排查、整车厂台架联试及OTA在线升级固件签名在内的全生命周期工程陪跑，保障电控单元平稳迈过整车量产关口。